



## Chương 4:

# **CÁC VI MẠCH ĐẾM THÔNG DỤNG & ỨNG DỤNG**

12/20/2007

Giảng viên: Th.S Lê Xuân Kỳ



## Chương 4: Các vi mạch đếm thông dụng & Ứng dụng

- I. Vi mạch 74LS90/92/93/390.
- II. Vi mạch 74LS190/191.
- III. Vi mạch 74LS192/193.

12/20/2007

Giảng viên: Th.S Lê Xuân Kỳ

**STU** Chương 4: Các vi mạch đếm thông dụng & Ứng dụng


I. Vi mạch 74LS90/92/93/390:

- 1.74LS90.
- 2.74LS92.
- 3.74LS93.
- 4.74LS30.

**STU** I. Vi mạch 74LS90/92/93/390:

1.74LS90: Gồm một bộ đếm 2 và một bộ đếm 5 (Đếm thuận)

Sơ đồ chân vi mạch:



$CP_{A/B}$  : ngõ vào xung Clock.

CLR: Clear (xoá) – tích cực Logic 1.

SET: đặt trạng thái 1001 – tích cực Logic 1.

NC: bỏ trống (không sử dụng).

$Q_A$  : ngõ ra mạch đếm 2.

$Q_B, Q_C, Q_D$  : ngõ ra mạch đếm 5.


$V_{CC}$  : nguồn.

GND: mass.



**STU** 1. 74LS90 (tt):

Sử dụng 74LS90 thiết kế bộ đếm 6:




12/20/2007

Giảng viên: Th.S Lê Xuân Kỳ

**STU** 1. 74LS90 (tt):

Sử dụng 74LS90 thiết kế mạch chia 10 (chia tần số):




$$f_{Out} = f_{In} / 10$$

12/20/2007

Giảng viên: Th.S Lê Xuân Kỳ

**STU** 1. 74LS90 (tt):


Ghép hai vi mạch 74LS90:



- ❖ Mỗi vi mạch 74LS90 được kết nối tạo ra mạch đếm MOD 10.
- ❖ Ngõ ra  $Q_D$  tầng trước kết nối đến  $CP_A$  của tầng sau.

**STU** Ghép hai vi mạch 74LS90:


Giải đồ xung:



Thời điểm  $Q_D$  tạo ra cạnh xung âm kích cho tầng kế

**STU** Ghép hai vi mạch 74LS90 (tt):


Dùng hai vi mạch 74LS90 thiết kế mạch đếm có số đếm thập phân tương ứng 00-39:



**STU** I. Vi mạch 74LS90/92/93/390 (tt):

2. 74LS92: mạch đếm MOD<sub>12</sub> (gồm bộ đếm 2 & bộ đếm 6)

Sơ đồ chân vi mạch:



Bảng trạng thái:

Reset		Output			
MR <sub>1</sub>	MR <sub>2</sub>	O <sub>3</sub>	O <sub>2</sub>	O <sub>1</sub>	O <sub>0</sub>
1	1	0	0	0	0
1	0	Count			
0	1				
0	0				

**STU** 2. 74LS92 (tt):


- ❖ Hai ngõ vào xung Clock cho hai bộ đếm 2 & bộ đếm 6 tương ứng:  $CP_A$  và  $CP_B$ , tích cực cạnh âm.
- ❖  $Q_A$  ngõ ra bộ đếm 2,  $Q_D$  (MSB),  $Q_C$  &  $Q_B$  (LSB) là ngõ ra bộ đếm 6.
- ❖  $MR_1$  &  $MR_2$ : hai ngõ vào xoá cho hai bộ đếm tích cực Logic 1, được nối đến các chân *Clear* của hai bộ đếm thông qua cổng Logic AND.
- ❖ Các chân NC: các chân không sử dụng.
- ❖ Vi mạch được ứng dụng thiết kế các bộ đếm có MOD lớn nhất là 12.
- ❖ Thiết kế các mạch chia tần số có số chia lớn nhất là 12.
- ❖ Cách ghép liên tiếp các vi mạch 74LS92 tương tự như cách ghép các vi mạch 74LS90.

12/20/2007

Giảng viên: Th.S Lê Xuân Kỳ

**STU** 2. 74LS92 (tt):

- ❖ Sử dụng 74LS92 thiết kế mạch chia 12:




12/20/2007

Giảng viên: Th.S Lê Xuân Kỳ

**STU** I. Vi mạch 74LS90/92/93/390:

3.74LS93: mạch đếm MOD<sub>16</sub> (gồm bộ đếm 2 & bộ đếm 8)

Sơ đồ chân vi mạch:




Bảng trạng thái:

Reset		Output			
MR <sub>1</sub>	MR <sub>2</sub>	Q <sub>3</sub>	Q <sub>2</sub>	Q <sub>1</sub>	Q <sub>0</sub>
1	1	0	0	0	0
1	0	Count			
0	1				
0	0				

**STU** 3. 74LS93 (tt):


❖ Sử dụng 74LS93 thiết kế mạch chia 16:



**STU** I. Vi mạch 74LS90/92/93/390:

4. 74LS390:

Sơ đồ chân vi mạch:



12/20/2007

Giảng viên: Th.S Lê Xuân Kỳ

**STU** 4. 74LS390 (tt):

Nguyên lý hoạt động:


- Vi mạch gồm hai bộ đếm thập phân.
- Mỗi bộ đếm thập phân được cấu tạo từ bộ đếm MOD<sub>2</sub> và bộ đếm MOD<sub>5</sub> ghép lại (giống như 74LS90).
- Hai ngõ vào MR<sub>1</sub> & MR<sub>2</sub> là hai ngõ vào xóa tương ứng cho hai bộ đếm thập phân, tích cực Logic 1.
- CP<sub>A</sub> là ngõ vào xung Clock cho bộ đếm MOD<sub>2</sub>, CP<sub>B</sub> là ngõ vào xung Clock cho bộ đếm MOD<sub>5</sub>.
- Q<sub>A</sub> ngõ ra bộ đếm MOD<sub>2</sub>, Q<sub>B(LSB)</sub>, Q<sub>C</sub> & Q<sub>D(MSB)</sub> là ngõ ra bộ đếm 5.
- Vi mạch được ứng dụng để thiết kế các bộ đếm thập phân hoặc làm các mạch chia tần số.

12/20/2007

Giảng viên: Th.S Lê Xuân Kỳ

**STU** 4. 74LS390 (tt):

Ví dụ 4.1: Dùng 74LS390 thiết kế bộ chia 100.




12/20/2007

Giảng viên: Th.S Lê Xuân Kỳ

**STU** 4. 74LS390 (tt):

Ví dụ 4.2: Dùng 74LS390 thiết kế mạch đếm có số đếm thập phân tương ứng 00 đến 59.




12/20/2007

Giảng viên: Th.S Lê Xuân Kỳ

**STU** II. Vi mạch 74LS190/74LS191:

Sơ đồ chân:




**STU** II. Vi mạch 74LS190/74LS191 (tt):

Chức năng các chân:

- 74LS190: vi mạch đếm thuận-nghịch thập phân ( $MOD_{10}$ ).
- 74LS191: vi mạch đếm thuận-nghịch nhị phân ( $MOD_{16}$ ).
- $V_{CC}$  : Chân nối nguồn. GND: nối mass.
- CP : ngõ vào cấp xung Clock cho mạch đếm.
- $Q_i$  ( $i=0,1,2,3$ ): ngõ ra bộ đếm.
- CE: ngõ vào cho phép tích cực Logic 0.
- U/D : ngõ vào điều khiển đếm thuận nghịch. U/D = 0: đếm thuận, U/D = 1: đếm nghịch.
- PL : ngõ vào thiết lập trạng thái đầu cho mạch đếm, tích cực Logic 0: PL = 0:  $Q_i = P_i$  ( $i=0,1,2,3$ ).
- TC và RC: hai ngõ ra dùng cho các kết nối liên tầng (ghép các vi mạch đếm với nhau).


**STU** II. Vi mạch 74LS190/74LS191 (tt):



12/20/2007

Giảng viên: Th.S Lê Xuân Kỳ

**STU** II. Vi mạch 74LS190/74LS191 (tt):




12/20/2007

Giảng viên: Th.S Lê Xuân Kỳ

**STU** II. Vi mạch 74LS190/74LS191 (tt):

Ghép nối tiếp các vi mạch:




12/20/2007

Giảng viên: Th.S Lê Xuân Kỳ

**STU** ❖ Ví dụ 1:

Dùng 74LS190 thiết kế mạch đếm có số đếm thập phân tương ứng từ 00 đến 59.




12/20/2007

Giảng viên: Th.S Lê Xuân Kỳ



❖ Ví dụ 2:

Dùng 74LS190 thiết kế mạch đếm có số đếm thập phân tương ứng từ 00 đến 23.




12/20/2007

Giảng viên: Th.S Lê Xuân Kỳ



❖ Ví dụ 3:

Dùng 74LS190 thiết kế mạch đếm có số đếm thập phân tương ứng từ 99 đến 34.




12/20/2007

Giảng viên: Th.S Lê Xuân Kỳ

**STU** III. Vi mạch 74LS192/74LS193:

Sơ đồ chân:



**STU** Chức năng các chân:

- 74LS192: vi mạch đếm thuận-nghịch thập phân ( $MOD_{10}$ ).
- 74LS193: vi mạch đếm thuận-nghịch nhị phân ( $MOD_{16}$ ).
- $V_{CC}$  : Chân nối nguồn. GND: nối mass.
- $CP_D$  : ngõ vào cấp xung Clock cho mạch đếm thuận.
- $CP_U$  : ngõ vào cấp xung Clock cho mạch đếm nghịch.
- $Q_i$  ( $i=0,1,2,3$ ): ngõ ra bộ đếm.
- MR: ngõ vào xóa bộ đếm tích cực Logic 1:  $MR = 1$   $Q_0 = Q_1 = Q_2 = Q_3 = 0$ .
- PL : ngõ vào thiết lập trạng thái đầu cho mạch đếm, tích cực Logic 0:  $PL = 0$ :  $Q_i = P_i$  ( $i=0,1,2,3$ ).
- $TC_D$  và  $TC_U$ : hai ngõ ra dùng cho các kết nối liên tầng (ghép các vi mạch đếm với nhau).


**STU** Bảng trạng thái hoạt động:

MR	PL	CP <sub>U</sub>	CP <sub>D</sub>	MOD
H	X	X	X	$Q_0 = Q_1 = Q_2 = Q_3 = 0$
L	L	X	X	$Q_i = P_i \ (i = 0, 1, 2, 3).$
L	H	H	H	Không thay đổi
L	H	↑	H	Đếm thuận
L	H	H	↑	Đếm nghịch

❖ TC<sub>U</sub> : ngõ ra sẽ tạo ra một cạnh lên (cạnh xung) tại thời điểm mạch đếm chuyển từ trạng thái cuối sang trạng thái đầu vòng đếm (đếm thuận).

❖ TC<sub>D</sub> : ngõ ra sẽ tạo ra một cạnh lên (cạnh xung) tại thời điểm mạch đếm chuyển từ trạng thái cuối sang trạng thái đầu vòng đếm (đếm nghịch).


**STU** Giải đồ xung:



**STU** Ví dụ 1:

❖ Thiết kế mạch đếm thuận nghịch từ 0 đến 9 dùng 74LS192

Ngõ vào điều khiển là 0 : đếm ngược.  
Ngõ vào điều khiển là 1 : đếm thuận.




12/20/2007

Giảng viên: Th.S Lê Xuân Kỳ

**STU** Ví dụ 2:

❖ Thiết kế mạch đếm thuận có số đếm 00 – 99.




12/20/2007

Giảng viên: Th.S Lê Xuân Kỳ

**STU** Ví dụ 3:

❖ Thiết kế mạch đếm thuận có số đếm 00 – 59.




12/20/2007

Giảng viên: Th.S Lê Xuân Kỳ

**STU** Ví dụ 4:

❖ Thiết kế mạch đếm nghịch có số đếm 999 – 000.



12/20/2007

Giảng viên: Th.S Lê Xuân Kỳ